Förstå MOSFET i en artikel

nyheter

Förstå MOSFET i en artikel

Krafthalvledarenheter används ofta inom industri, konsumtion, militär och andra områden och har en hög strategisk position. Låt oss ta en titt på den övergripande bilden av kraftenheter från en bild:

Strömenhetsklassificering

Krafthalvledarenheter kan delas in i full typ, halvkontrollerad typ och icke-kontrollerbar typ enligt graden av kontroll av kretssignaler. Eller enligt drivkretsens signalegenskaper kan den delas in i spänningsdriven typ, strömdriven typ etc.

Klassificering typ Specifika effekthalvledarenheter
Styrbarhet av elektriska signaler Halvkontrollerad typ SCR
Full kontroll GTO, GTR, MOSFET, IGBT
Okontrollerbar Power Diod
Körsignalegenskaper Spänningsdriven typ IGBT, MOSFET, SITH
Aktuell driven typ SCR, GTO, GTR
Effektiv signalvågform Puls trigger typ SCR, GTO
Typ av elektronisk styrning GTR, MOSFET, IGBT
Situationer där strömförande elektroner deltar bipolär enhet Power Diode, SCR, GTO, GTR, BSIT, BJT
Unipolär enhet MOSFET, SITTA
Sammansatt enhet MCT, IGBT, SITH och IGCT

Olika effekthalvledarenheter har olika egenskaper såsom spänning, strömkapacitet, impedanskapacitet och storlek. Vid faktisk användning måste lämpliga enheter väljas enligt olika områden och behov.

Olika egenskaper hos olika effekthalvledarenheter

Halvledarindustrin har gått igenom tre generationer av materialförändringar sedan dess födelse. Hittills har det första halvledarmaterialet som representeras av Si fortfarande huvudsakligen använts inom området krafthalvledarenheter.

Halvledarmaterial Bandgap
(eV)
Smältpunkt (K) huvudapplikation
1:a generationens halvledarmaterial Ge 1.1 1221 Lågspänning, lågfrekvent, medeleffekttransistorer, fotodetektorer
2:a generationens halvledarmaterial Si 0,7 1687
3:e generationens halvledarmaterial GaAs 1.4 1511 Mikrovågsugn, millimetervågsanordningar, ljusavgivande anordningar
Sic 3.05 2826 1. Högtemperatur-, högfrekventa, strålningsbeständiga högeffektsenheter
2. Blå, graderade, violetta lysdioder, halvledarlasrar
GaN 3.4 1973
AIN 6.2 2470
C 5.5 >3800
ZnO 3,37 2248

Sammanfatta egenskaperna hos halvkontrollerade och helt kontrollerade kraftenheter:

Enhetstyp SCR GTR MOSFET IGBT
Kontrolltyp Pulstrigger Aktuell kontroll spänningskontroll filmcenter
självavstängningslinje Kommuteringsavstängning självstängande enhet självstängande enhet självstängande enhet
arbetsfrekvens <1 khz <30 khz 20 kHz-Mhz <40 khz
Drivkraft små stor små små
växlingsförluster stor stor stor stor
ledningsförlust små små stor små
Spänning och strömnivå 最大 stor minimum mer
Typiska applikationer Medelfrekvent induktionsvärme UPS frekvensomvandlare byta strömförsörjning UPS frekvensomvandlare
pris lägst lägre i mitten Den dyraste
konduktansmodulationseffekt ha ha ingen ha

Lär känna MOSFETs

MOSFET har hög ingångsimpedans, lågt brus och bra termisk stabilitet; den har en enkel tillverkningsprocess och stark strålning, så den används vanligtvis i förstärkarkretsar eller omkopplingskretsar;

(1) Huvudvalparametrar: drain-source spänning VDS (motstå spänning), ID kontinuerlig läckström, RDS(on) on-resistans, Ciss ingångskapacitans (junction kapacitans), kvalitetsfaktor FOM=Ron*Qg, etc.

(2) Enligt olika processer är den uppdelad i TrenchMOS: trench MOSFET, huvudsakligen i lågspänningsfältet inom 100V; SGT (Split Gate) MOSFET: split gate MOSFET, huvudsakligen i mellan- och lågspänningsfältet inom 200V; SJ MOSFET: super junction MOSFET, främst i högspänningsfältet 600-800V;

I en omkopplande strömförsörjning, såsom en öppen dräneringskrets, är avloppet anslutet till lasten intakt, vilket kallas ett öppet avlopp. I en öppen dräneringskrets, oavsett hur hög spänning lasten är ansluten, kan lastströmmen slås på och av. Det är en idealisk analog växlingsenhet. Detta är principen för MOSFET som en omkopplingsenhet.

När det gäller marknadsandelar är MOSFETs nästan alla koncentrerade i händerna på stora internationella tillverkare. Bland dem förvärvade Infineon IR (American International Rectifier Company) 2015 och blev branschledare. ON Semiconductor slutförde också förvärvet av Fairchild Semiconductor i september 2016. , marknadsandelen hoppade till andra plats, och sedan var försäljningsrankingen Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;

Mainstream MOSFET-märken är uppdelade i flera serier: amerikanska, japanska och koreanska.

Amerikanska serier: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;

Japanska: Toshiba, Renesas, ROHM, etc.;

Koreanska serier: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA

MOSFET-paketkategorier

Beroende på hur det är installerat på PCB-kortet finns det två huvudtyper av MOSFET-paket: plug-in (genom hål) och ytmontering (ytmonterad). .

Plug-in-typen innebär att stiften på MOSFET passerar genom monteringshålen på kretskortet och svetsas till kretskortet. Vanliga plug-in-paket inkluderar: dubbla in-line-paket (DIP), transistor outline-paket (TO) och pin grid array package (PGA).

Vanlig plug-in inkapsling

Plug-in förpackning

Ytmontering är där MOSFET-stiften och värmeavledningsflänsen är svetsade till dynorna på kretskortets yta. Typiska ytmonteringspaket inkluderar: transistorkontur (D-PAK), liten konturtransistor (SOT), liten konturpaket (SOP), quad flat-paket (QFP), blyad chipbärare av plast (PLCC), etc.

ytmonteringspaket

ytmonteringspaket

Med utvecklingen av tekniken använder PCB-kort som moderkort och grafikkort för närvarande allt mindre direkta plug-in-förpackningar, och mer ytmonterade förpackningar används.

1. Dubbelt in-line-paket (DIP)

DIP-paketet har två rader stift och måste sättas in i en chip-sockel med DIP-struktur. Dess härledningsmetod är SDIP (Shrink DIP), som är ett krympt dubbel-i-linje-paket. Stiftdensiteten är 6 gånger högre än för DIP.

DIP-förpackningsstrukturer inkluderar: flerlagers keramisk dual-in-line DIP, enkellagers keramisk dual-in-line DIP, blyram DIP (inklusive glaskeramisk tätningstyp, plastinkapslingsstruktur, keramisk lågsmältande glasinkapsling typ) etc. Kännetecknande för DIP-förpackningar är att de enkelt kan åstadkomma genomgående svetsning av PCB-kort och har god kompatibilitet med moderkortet.

Men eftersom dess förpackningsarea och tjocklek är relativt stor och stiften lätt skadas under in- och urkopplingsprocessen, är tillförlitligheten dålig. Samtidigt, på grund av processens inflytande, överstiger antalet stift i allmänhet inte 100. Därför har DIP-förpackningen gradvis dragit sig tillbaka från historiens stadium i processen med hög integration av den elektroniska industrin.

2. Transistor Outline Package (TO)

Tidiga förpackningsspecifikationer, såsom TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, etc. är alla plug-in förpackningsdesigner.

TO-3P/247: Det är en vanlig förpackningsform för MOSFET:er med medelhög spänning och hög ström. Produkten har egenskaperna för hög motstå spänning och starkt nedbrytningsmotstånd. .

TO-220/220F: TO-220F är ett helt plastpaket, och det finns inget behov av att lägga till en isolerande dyna när du installerar den på en radiator; TO-220 har en metallplåt ansluten till mittstiftet, och en isoleringsdyna krävs vid installation av kylaren. MOSFET:erna för dessa två paketstilar har liknande utseende och kan användas omväxlande. .

TO-251: Denna förpackade produkt används huvudsakligen för att minska kostnaderna och minska produktstorleken. Den används främst i miljöer med mellanspänning och hög ström under 60A och högspänning under 7N. .

TO-92: Detta paket används endast för lågspännings MOSFET (ström under 10A, tål spänning under 60V) och högspänning 1N60/65, för att minska kostnaderna.

Under de senaste åren, på grund av den höga svetskostnaden för plug-in förpackningsprocessen och sämre värmeavledningsprestanda till produkter av patchtyp, har efterfrågan på marknaden för ytmontering fortsatt att öka, vilket också har lett till utvecklingen av TO-förpackningar i ytmonterad förpackning.

TO-252 (även kallad D-PAK) och TO-263 (D2PAK) är båda ytmonteringspaket.。

TO-seriepaket

TO förpackar produktens utseende

TO252/D-PAK är ett plastchipspaket, som vanligtvis används för att packa krafttransistorer och spänningsstabiliserande chips. Det är ett av de nuvarande vanliga paketen. MOSFET som använder denna förpackningsmetod har tre elektroder, gate (G), drain (D) och source (S). Dräneringsstiftet (D) är avskuret och används inte. Istället används kylflänsen på baksidan som avlopp (D), som är direktsvetsad till PCB. Å ena sidan används den för att mata ut stora strömmar, och å andra sidan leder den bort värme genom PCB:n. Därför finns det tre D-PAK-kuddar på kretskortet, och dräneringsdynan (D) är större. Dess förpackningsspecifikationer är följande:

TO förpackar produktens utseende

TO-252/D-PAK förpackningsstorleksspecifikationer

TO-263 är en variant av TO-220. Den är främst utformad för att förbättra produktionseffektiviteten och värmeavledning. Den stöder extremt hög ström och spänning. Det är vanligare i mellanspännings högströms MOSFETs under 150A och över 30V. Förutom D2PAK (TO-263AB) inkluderar den även TO263-2, TO263-3, TO263-5, TO263-7 och andra stilar, som är underordnade TO-263, främst på grund av olika antal och avstånd på stift .

TO-263/D2PAK förpackningsstorleksspecifikationer

TO-263/D2PAK förpackningsstorleksspecifikations

3. Pin grid array package (PGA)

Det finns flera fyrkantiga arraystift inuti och utanför PGA-chippet (Pin Grid Array Package). Varje fyrkantigt arraystift är anordnat på ett visst avstånd runt chipet. Beroende på antalet stift kan den formas till 2 till 5 cirklar. Under installationen sätter du bara in chippet i det speciella PGA-uttaget. Den har fördelarna med enkel in- och urkoppling och hög tillförlitlighet och kan anpassa sig till högre frekvenser.

PGA-paketstil

PGA-paketstil

De flesta av dess spånsubstrat är gjorda av keramiskt material, och vissa använder speciell plastharts som substrat. När det gäller teknik är stiftets centrumavstånd vanligtvis 2,54 mm, och antalet stift varierar från 64 till 447. Kännetecknande för denna typ av förpackning är att ju mindre förpackningsarea (volym), desto lägre strömförbrukning (prestanda) ) den tål, och vice versa. Denna förpackningsstil av chips var vanligare i de tidiga dagarna och användes mest för att förpacka produkter med hög strömförbrukning som processorer. Till exempel använder Intels 80486 och Pentium alla denna förpackningsstil; det är inte allmänt accepterat av MOSFET-tillverkare.

4. Small Outline Transistor Package (SOT)

SOT (Small Out-Line Transistor) är ett patch-typ små effekttransistorpaket, huvudsakligen inklusive SOT23, SOT89, SOT143, SOT25 (dvs SOT23-5), etc. SOT323, SOT363/SOT26 (dvs SOT23-6) och andra typer är härledda, som är mindre i storlek än TO-paket.

SOT-pakettyp

SOT-pakettyp

SOT23 är ett vanligt använt transistorpaket med tre vingformade stift, nämligen kollektor, emitter och bas, som är listade på båda sidor av komponentens långsida. Bland dem är sändaren och basen på samma sida. De är vanliga i lågeffekttransistorer, fälteffekttransistorer och komposittransistorer med resistornätverk. De har bra styrka men dålig lödbarhet. Utseendet visas i figur (a) nedan.

SOT89 har tre korta stift fördelade på ena sidan av transistorn. Den andra sidan är en metallkylfläns ansluten till basen för att öka värmeavledningsförmågan. Det är vanligt i ytmonterade transistorer av silikoneffekt och är lämpligt för applikationer med högre effekt. Utseendet visas i figur (b) nedan. .

SOT143 har fyra korta vingformade stift, som leds ut från båda sidor. Den bredare änden av stiftet är uppsamlaren. Denna typ av paket är vanlig i högfrekvenstransistorer, och dess utseende visas i figur (c) nedan. .

SOT252 är en högeffektstransistor med tre stift som leder från ena sidan, och mittstiftet är kortare och är kollektorn. Anslut till det större stiftet i andra änden, som är en kopparplåt för värmeavledning, och dess utseende är som visas i figur (d) nedan.

Vanlig jämförelse med SOT-paketets utseende

Vanlig jämförelse med SOT-paketets utseende

SOT-89 MOSFET med fyra terminaler används vanligtvis på moderkort. Dess specifikationer och dimensioner är följande:

SOT-89 MOSFET storleksspecifikationer (enhet: mm)

SOT-89 MOSFET storleksspecifikationer (enhet: mm)

5. Small Outline Package (SOP)

SOP (Small Out-Line Package) är ett av ytmonteringspaketen, även kallat SOL eller DFP. Stiften dras ut från båda sidor av förpackningen i form av en måsvinge (L-form). Materialen är plast och keramik. SOP-förpackningsstandarder inkluderar SOP-8, SOP-16, SOP-20, SOP-28, etc. Siffran efter SOP anger antalet stift. De flesta MOSFET SOP-paket använder SOP-8-specifikationer. Branschen utelämnar ofta "P" och förkortar det som SO (Small Out-Line).

SOT-89 MOSFET storleksspecifikationer (enhet: mm)

SOP-8 förpackningsstorlek

SO-8 utvecklades först av PHILIP Company. Den är förpackad i plast, har ingen värmeavledningsbottenplatta och har dålig värmeavledning. Det används vanligtvis för MOSFET:er med låg effekt. Senare härleddes gradvis standardspecifikationer såsom TSOP (Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP), etc.; bland dem används TSOP och TSSOP vanligtvis i MOSFET-förpackningar.

SOP-härledda specifikationer som vanligtvis används för MOSFET

SOP-härledda specifikationer som vanligtvis används för MOSFET

6. Quad Flat Package (QFP)

Avståndet mellan spånstiften i QFP-paketet (Plastic Quad Flat Package) är mycket litet och stiften är mycket tunna. Det används vanligtvis i storskaliga eller ultrastora integrerade kretsar, och antalet stift är i allmänhet mer än 100. Chips förpackade i denna form måste använda SMT-ytmonteringsteknik för att löda chippet till moderkortet. Denna förpackningsmetod har fyra huvudsakliga egenskaper: ① Den är lämplig för SMD-ytmonteringsteknik för att installera ledningar på PCB-kretskort; ② Den är lämplig för högfrekvent användning; ③ Det är lätt att använda och har hög tillförlitlighet; ④ Förhållandet mellan chipområdet och förpackningsområdet är litet. Liksom PGA-förpackningsmetoden lindar denna förpackningsmetod in chipet i en plastförpackning och kan inte avleda värmen som genereras när chipet fungerar i tid. Det begränsar förbättringen av MOSFET-prestanda; och själva plastförpackningen ökar storleken på enheten, som inte uppfyller kraven för utveckling av halvledare i riktning mot att vara lätt, tunn, kort och liten. Dessutom är denna typ av förpackningsmetod baserad på ett enda chip, vilket har problemen med låg produktionseffektivitet och hög förpackningskostnad. Därför är QFP mer lämpad för användning i digitala logiska LSI-kretsar såsom mikroprocessorer/gate-arrayer, och är också lämplig för paketering av analoga LSI-kretsprodukter såsom VTR-signalbehandling och audiosignalbehandling.

7, Quad platt paket utan ledningar (QFN)

QFN-paketet (Quad Flat Non-leaded package) är utrustat med elektrodkontakter på alla fyra sidor. Eftersom det inte finns några ledningar är monteringsytan mindre än QFP och höjden lägre än QFP. Bland dem kallas keramiska QFN även LCC (Leadless Chip Carriers), och lågkostnads-QFN i plast som använder glasepoxihartstryckt substratbasmaterial kallas plast LCC, PCLC, P-LCC, etc. Det är en framväxande ytmonterad chipförpackning teknologi med liten kuddstorlek, liten volym och plast som tätningsmaterial. QFN används huvudsakligen för integrerade kretsförpackningar och MOSFET kommer inte att användas. Men eftersom Intel föreslog en integrerad drivrutin och MOSFET-lösning, lanserade de DrMOS i ett QFN-56-paket ("56" hänvisar till de 56 anslutningsstiften på baksidan av chipet).

Det bör noteras att QFN-paketet har samma externa ledningskonfiguration som det ultratunna small outline-paketet (TSSOP), men dess storlek är 62 % mindre än TSSOP. Enligt QFN-modelleringsdata är dess termiska prestanda 55 % högre än för TSSOP-förpackningar, och dess elektriska prestanda (induktans och kapacitans) är 60 % respektive 30 % högre än TSSOP-förpackningar. Den största nackdelen är att det är svårt att reparera.

DrMOS i QFN-56-paketet

DrMOS i QFN-56-paketet

Traditionella diskreta DC/DC-switchande strömförsörjningar kan inte uppfylla kraven på högre effekttäthet, och de kan inte heller lösa problemet med parasitiska parametereffekter vid höga omkopplingsfrekvenser. Med innovationen och teknikens framsteg har det blivit verklighet att integrera drivrutiner och MOSFETs för att bygga multichipmoduler. Denna integrationsmetod kan spara avsevärt utrymme och öka strömförbrukningstätheten. Genom optimering av drivrutiner och MOSFETs har det blivit verklighet. Strömeffektivitet och högkvalitativ likström, detta är DrMOS integrerad drivrutin IC.

Renesas 2:a generationens DrMOS

Renesas 2:a generationens DrMOS

QFN-56 blylösa paket gör DrMOS termisk impedans mycket låg; med intern trådbindning och kopparklämmadesign kan extern PCB-ledning minimeras och därigenom minska induktans och motstånd. Dessutom kan den djupkanaliga kisel-MOSFET-processen som används också avsevärt minska lednings-, omkopplings- och grindladdningsförluster; den är kompatibel med en mängd olika kontroller, kan uppnå olika driftlägen och stöder aktivt faskonverteringsläge APS (Auto Phase Switching). Förutom QFN-förpackningar är bilateral flat no-lead packaging (DFN) också en ny elektronisk förpackningsprocess som har använts i stor utsträckning i olika komponenter i ON Semiconductor. Jämfört med QFN har DFN färre utledningselektroder på båda sidor.

8、Plastic Leaded Chip Carrier (PLCC)

PLCC (Plastic Quad Flat Package) har en kvadratisk form och är mycket mindre än DIP-paketet. Den har 32 stift med stift runt om. Stiften leds ut från förpackningens fyra sidor i T-form. Det är en plastprodukt. Stiftets centrumavstånd är 1,27 mm, och antalet stift varierar från 18 till 84. De J-formade stiften deformeras inte lätt och är lättare att använda än QFP, men utseendeinspektionen efter svetsning är svårare. PLCC-förpackning är lämplig för installation av ledningar på PCB med SMT-ytmonteringsteknik. Den har fördelarna med liten storlek och hög tillförlitlighet. PLCC-paketering är relativt vanligt och används i logisk LSI, DLD (eller programlogikenhet) och andra kretsar. Denna förpackningsform används ofta i moderkorts BIOS, men det är för närvarande mindre vanligt i MOSFETs.

Renesas 2:a generationens DrMOS

Inkapsling och förbättring för vanliga företag

På grund av utvecklingstrenden med låg spänning och hög ström i CPU:er måste MOSFET:er ha stor utström, lågt på-motstånd, låg värmealstring, snabb värmeavledning och liten storlek. Förutom att förbättra tekniken och processerna för chipproduktion, fortsätter MOSFET-tillverkare också att förbättra förpackningstekniken. På basis av kompatibilitet med standardutseendespecifikationer föreslår de nya förpackningsformer och registrerar varumärkesnamn för de nya förpackningarna de utvecklar.

1、RENESAS WPAK, LFPAK och LFPAK-I-paket

WPAK är ett paket med hög värmestrålning utvecklat av Renesas. Genom att imitera D-PAK-paketet svetsas chipets kylfläns till moderkortet, och värmen avleds genom moderkortet, så att det lilla paketet WPAK också kan nå utströmmen från D-PAK. WPAK-D2 innehåller två hög/låg MOSFET-enheter för att minska induktansen i ledningar.

Renesas WPAK-paketstorlek

Renesas WPAK-paketstorlek

LFPAK och LFPAK-I är två andra små formfaktorpaket utvecklade av Renesas som är kompatibla med SO-8. LFPAK liknar D-PAK, men mindre än D-PAK. LFPAK-i placerar kylflänsen uppåt för att avleda värme genom kylflänsen.

Renesas LFPAK och LFPAK-I-paket

Renesas LFPAK och LFPAK-I-paket

2. Vishay Power-PAK och Polar-PAK förpackningar

Power-PAK är MOSFET-paketnamnet registrerat av Vishay Corporation. Power-PAK inkluderar två specifikationer: Power-PAK1212-8 och Power-PAK SO-8.

Vishay Power-PAK1212-8 paket

Vishay Power-PAK1212-8 paket

Vishay Power-PAK SO-8-paket

Vishay Power-PAK SO-8-paket

Polar PAK är ett litet paket med dubbelsidig värmeavledning och är en av Vishays kärnförpackningsteknologier. Polar PAK är samma som det vanliga so-8-paketet. Den har avledningspunkter på både över- och undersidan av förpackningen. Det är inte lätt att samla värme inuti förpackningen och kan öka strömtätheten för driftströmmen till dubbelt så stor som SO-8. För närvarande har Vishay licensierat Polar PAK-teknologi till STMicroelectronics.

Vishay Polar PAK-paket

Vishay Polar PAK-paket

3. Onsi SO-8 och WDFN8 platta blypaket

ON Semiconductor har utvecklat två typer av flat-lead MOSFETs, bland vilka SO-8-kompatibla flat-lead används av många kort. ON Semiconductors nylanserade NVMx och NVTx power MOSFET använder kompakta DFN5 (SO-8FL) och WDFN8 paket för att minimera ledningsförluster. Den har också låg QG och kapacitans för att minimera förluster.

ON Semiconductor SO-8 Flat Lead Package

ON Semiconductor SO-8 Flat Lead Package

ON Semiconductor WDFN8-paket

ON Semiconductor WDFN8-paket

4. NXP LFPAK och QLPAK förpackningar

NXP (tidigare Philps) har förbättrat SO-8-förpackningstekniken till LFPAK och QLPAK. Bland dem anses LFPAK vara det mest pålitliga SO-8-kraftpaketet i världen; medan QLPAK har egenskaperna för liten storlek och högre värmeavledningseffektivitet. Jämfört med vanlig SO-8 upptar QLPAK en PCB-kortarea på 6*5 mm och har ett termiskt motstånd på 1,5k/W.

NXP LFPAK-paket

NXP LFPAK-paket

NXP QLPAK förpackning

NXP QLPAK förpackning

4. ST Semiconductor PowerSO-8-paket

STMicroelectronics kraft-MOSFET-chipförpackningsteknologier inkluderar SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Bland dem är Power SO-8 en förbättrad version av SO-8. Dessutom finns PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 och andra paket.

STMicroelectronics Power SO-8-paket

STMicroelectronics Power SO-8-paket

5. Fairchild Semiconductor Power 56-paket

Power 56 är Farichilds exklusiva namn, och dess officiella namn är DFN5×6. Dess förpackningsyta är jämförbar med den för den vanliga TSOP-8, och den tunna förpackningen sparar komponentfri höjd, och Thermal-Pad-designen i botten minskar termiskt motstånd. Därför har många tillverkare av kraftenheter implementerat DFN5×6.

Fairchild Power 56-paket

Fairchild Power 56-paket

6. International Rectifier (IR) Direct FET-paket

Direct FET ger effektiv övre kylning i ett SO-8 eller mindre fotavtryck och är lämplig för AC-DC och DC-DC kraftkonverteringstillämpningar i datorer, bärbara datorer, telekommunikations- och konsumentelektronikutrustning. DirectFET:s metallburkkonstruktion ger dubbelsidig värmeavledning, vilket effektivt fördubblar strömhanteringsförmågan hos högfrekventa DC-DC buck-omvandlare jämfört med standard diskreta plastpaket. Direct FET-paketet är en omvänt monterad typ, med avloppets (D) kylfläns vänd uppåt och täckt med ett metallskal, genom vilket värmen avleds. Direkt FET-förpackning förbättrar värmeavledningen avsevärt och tar mindre plats med god värmeavledning.

Direkt FET-inkapsling

Sammanfatta

I framtiden, när den elektroniska tillverkningsindustrin fortsätter att utvecklas i riktning mot ultratunn, miniatyrisering, lågspänning och hög ström, kommer utseendet och den interna förpackningsstrukturen hos MOSFET också att förändras för att bättre anpassa sig till tillverkningens utvecklingsbehov industri. Dessutom, för att sänka urvalströskeln för elektroniktillverkare, kommer trenden med MOSFET-utveckling i riktning mot modularisering och förpackning på systemnivå att bli allt mer uppenbar, och produkter kommer att utvecklas på ett koordinerat sätt från flera dimensioner som prestanda och kostnad . Paketet är en av de viktiga referensfaktorerna för val av MOSFET. Olika elektroniska produkter har olika elektriska krav, och olika installationsmiljöer kräver också matchande storleksspecifikationer för att uppfylla. Vid själva urvalet bör beslutet fattas efter de faktiska behoven enligt den allmänna principen. Vissa elektroniska system begränsas av storleken på kretskortet och den inre höjden. Till exempel använder modulströmförsörjningar för kommunikationssystem vanligtvis DFN5*6 och DFN3*3-paket på grund av höjdbegränsningar; i vissa ACDC-nätaggregat är ultratunna konstruktioner eller på grund av skalbegränsningar lämpliga för montering av TO220-förpackade ström-MOSFETs. Vid denna tidpunkt kan stiften sättas in direkt i roten, vilket inte är lämpligt för TO247-förpackade produkter; vissa ultratunna konstruktioner kräver att enhetens stift böjs och läggs plant, vilket kommer att öka komplexiteten i valet av MOSFET.

Hur man väljer MOSFET

En ingenjör berättade en gång för mig att han aldrig tittade på den första sidan i ett MOSFET-datablad eftersom den "praktiska" informationen bara dök upp på den andra sidan och därefter. Praktiskt taget varje sida på ett MOSFET-datablad innehåller värdefull information för designers. Men det är inte alltid klart hur man ska tolka uppgifterna från tillverkarna.

Den här artikeln beskriver några av MOSFETs nyckelspecifikationer, hur de anges i databladet och den tydliga bild du behöver för att förstå dem. Liksom de flesta elektroniska enheter påverkas MOSFETs av driftstemperaturen. Så det är viktigt att förstå de testförhållanden under vilka de nämnda indikatorerna tillämpas. Det är också avgörande att förstå om indikatorerna du ser i "Produktintroduktionen" är "maximala" eller "typiska" värden, eftersom vissa datablad inte klargör det.

Spänningsgrad

Den primära egenskapen som bestämmer en MOSFET är dess drain-source spänning VDS, eller "drain-source breakdown voltage", vilket är den högsta spänningen som MOSFET kan motstå utan skada när grinden är kortsluten till source och drainströmmen är 250μA. . VDS kallas också för "absolut maxspänning vid 25°C", men det är viktigt att komma ihåg att denna absoluta spänning är temperaturberoende, och det finns vanligtvis en "VDS temperaturkoefficient" i databladet. Du måste också förstå att maximal VDS är DC-spänningen plus eventuella spänningsspikar och krusningar som kan finnas i kretsen. Till exempel, om du använder en 30V-enhet på en 30V-strömförsörjning med en 100mV, 5ns spik, kommer spänningen att överskrida enhetens absoluta maxgräns och enheten kan gå in i lavinläge. I detta fall kan tillförlitligheten hos MOSFET inte garanteras. Vid höga temperaturer kan temperaturkoefficienten avsevärt ändra genomslagsspänningen. Till exempel har vissa N-kanals MOSFETs med en spänning på 600V en positiv temperaturkoefficient. När de närmar sig sin maximala korsningstemperatur, gör temperaturkoefficienten att dessa MOSFETs beter sig som 650V MOSFETs. Många MOSFET-användares designregler kräver en reduktionsfaktor på 10 % till 20 %. I vissa konstruktioner, med tanke på att den faktiska genombrottsspänningen är 5 % till 10 % högre än märkvärdet vid 25°C, kommer en motsvarande användbar konstruktionsmarginal att läggas till den faktiska konstruktionen, vilket är mycket fördelaktigt för konstruktionen. Lika viktigt för det korrekta valet av MOSFET:er är att förstå rollen för gate-source spänningen VGS under ledningsprocessen. Denna spänning är den spänning som säkerställer full ledning av MOSFET under ett givet maximalt RDS(on)-tillstånd. Det är därför på-motståndet alltid är relaterat till VGS-nivån, och det är bara vid denna spänning som enheten kan slås på. En viktig designkonsekvens är att du inte kan slå på MOSFET helt med en spänning som är lägre än den lägsta VGS som används för att uppnå RDS(on)-klassificeringen. Till exempel, för att köra en MOSFET helt på med en 3,3V mikrokontroller, måste du kunna slå på MOSFET vid VGS=2,5V eller lägre.

On-resistance, gate charge och "figure of merit"

På-resistansen för en MOSFET bestäms alltid vid en eller flera grind-till-källa-spänningar. Den maximala RDS(on)-gränsen kan vara 20 % till 50 % högre än det typiska värdet. Den maximala gränsen för RDS(on) avser vanligtvis värdet vid en korsningstemperatur på 25°C. Vid högre temperaturer kan RDS(on) öka med 30 % till 150 %, som visas i figur 1. Eftersom RDS(on) ändras med temperaturen och det lägsta resistansvärdet inte kan garanteras, är det inte möjligt att detektera ström baserat på RDS(on). en mycket exakt metod.

RDS(on) ökar med temperaturen inom intervallet 30 % till 150 % av den maximala driftstemperaturen

Figur 1 RDS(on) ökar med temperaturen inom intervallet 30 % till 150 % av den maximala driftstemperaturen

På-motstånd är mycket viktigt för både N-kanal och P-kanal MOSFET. Vid omkoppling av strömförsörjning är Qg ett nyckelvalskriterium för N-kanals MOSFET:er som används för att byta strömförsörjning eftersom Qg påverkar omkopplingsförluster. Dessa förluster har två effekter: en är kopplingstiden som påverkar MOSFET på och av; den andra är energin som krävs för att ladda gate-kapacitansen under varje omkopplingsprocess. En sak att tänka på är att Qg beror på gate-source-spänningen, även om användning av en lägre Vgs minskar kopplingsförlusterna. Som ett snabbt sätt att jämföra MOSFETs avsedda för användning i switchade applikationer använder designers ofta en singulär formel bestående av RDS(on) för ledningsförluster och Qg för switchingförluster: RDS(on)xQg. Denna "förtjänstsiffra" (FOM) sammanfattar enhetens prestanda och gör att MOSFET:er kan jämföras i termer av typiska eller maximala värden. För att säkerställa en korrekt jämförelse mellan enheter måste du se till att samma VGS används för RDS(on) och Qg, och att de typiska och maximala värdena inte råkar blandas ihop i publikationen. Lägre FOM ger dig bättre prestanda när du byter applikationer, men det är inte garanterat. De bästa jämförelseresultaten kan endast erhållas i en faktisk krets, och i vissa fall kan kretsen behöva finjusteras för varje MOSFET. Märkström och effektförlust, baserat på olika testförhållanden, de flesta MOSFET:er har en eller flera kontinuerliga dräneringsströmmar i databladet. Du bör titta noga på databladet för att ta reda på om klassificeringen är vid den angivna höljestemperaturen (t.ex. TC=25°C) eller omgivningstemperaturen (t.ex. TA=25°C). Vilket av dessa värden som är mest relevant beror på enhetens egenskaper och tillämpning (se figur 2).

Alla absoluta maximala ström- och effektvärden är verkliga data

Figur 2 Alla absoluta maximala ström- och effektvärden är verkliga data

För små ytmonterade enheter som används i handhållna enheter kan den mest relevanta strömnivån vara den vid en omgivningstemperatur på 70°C. För stor utrustning med kylflänsar och forcerad luftkylning kan strömnivån vid TA=25℃ vara närmare den faktiska situationen. För vissa enheter kan formen hantera mer ström vid sin maximala kopplingstemperatur än paketets gränser. I vissa datablad är denna "matrisbegränsade" strömnivå ytterligare information till den "paketbegränsade" nuvarande nivån, vilket kan ge dig en uppfattning om stansens robusthet. Liknande överväganden gäller för kontinuerlig effektförlust, som inte bara beror på temperatur utan också på tid. Föreställ dig en enhet som arbetar kontinuerligt vid PD=4W i 10 sekunder vid TA=70℃. Vad som utgör en "kontinuerlig" tidsperiod kommer att variera beroende på MOSFET-paketet, så du vill använda den normaliserade termiska transientimpedansdiagrammet från databladet för att se hur effektförlusten ser ut efter 10 sekunder, 100 sekunder eller 10 minuter . Som visas i figur 3 är den termiska resistanskoefficienten för denna specialiserade enhet efter en 10-sekunders puls ungefär 0,33, vilket betyder att när förpackningen når termisk mättnad efter ungefär 10 minuter är enhetens värmeavledningskapacitet endast 1,33 W istället för 4 W . Även om enhetens värmeavledningskapacitet kan nå cirka 2W under god kylning.

Termiskt motstånd hos MOSFET när effektpuls appliceras

Figur 3 Termisk resistans för MOSFET när effektpuls appliceras

Faktum är att vi kan dela in hur man väljer MOSFET i fyra steg.

Det första steget: välj N-kanal eller P-kanal

Det första steget i att välja rätt enhet för din design är att bestämma om du ska använda en N-kanal eller P-kanal MOSFET. I en typisk krafttillämpning, när en MOSFET är ansluten till jord och belastningen är ansluten till nätspänningen, bildar MOSFET lågsidans omkopplare. I lågsidans omkopplare bör N-kanals MOSFET:er användas på grund av hänsyn till den spänning som krävs för att stänga av eller slå på enheten. När MOSFET är ansluten till bussen och laddar till jord, används en högsidesbrytare. P-kanals MOSFET:er används vanligtvis i denna topologi, vilket också beror på spänningsdrivningsöverväganden. För att välja rätt enhet för din applikation måste du bestämma den spänning som krävs för att driva enheten och det enklaste sättet att göra det i din design. Nästa steg är att bestämma den spänning som krävs, eller den maximala spänning som enheten kan motstå. Ju högre spänningsklass, desto högre kostnad för enheten. Enligt praktisk erfarenhet bör märkspänningen vara större än nätspänningen eller bussspänningen. Detta kommer att ge tillräckligt skydd så att MOSFET inte kommer att misslyckas. När du väljer en MOSFET är det nödvändigt att bestämma den maximala spänningen som kan tolereras från avloppet till källan, det vill säga den maximala VDS. Det är viktigt att veta att den maximala spänningen som en MOSFET tål ändras med temperaturen. Konstruktörer måste testa spänningsvariationer över hela driftstemperaturområdet. Märkspänningen måste ha tillräckligt med marginal för att täcka detta variationsområde för att säkerställa att kretsen inte kommer att gå sönder. Andra säkerhetsfaktorer som konstruktionsingenjörer måste överväga inkluderar spänningstransienter som induceras av switchande elektronik såsom motorer eller transformatorer. Märkspänningarna varierar för olika applikationer; vanligtvis 20V för bärbara enheter, 20-30V för FPGA-strömförsörjning och 450-600V för 85-220VAC-applikationer.

Steg 2: Bestäm märkströmmen

Det andra steget är att välja aktuell klassificering av MOSFET. Beroende på kretskonfigurationen bör denna märkström vara den maximala ström som belastningen kan motstå under alla omständigheter. I likhet med spänningssituationen måste konstruktören säkerställa att den valda MOSFET-enheten kan motstå denna strömstyrka, även när systemet genererar strömspikar. De två aktuella strömförhållandena är kontinuerligt läge och pulsspik. I kontinuerligt ledningsläge är MOSFET:en i ett stabilt tillstånd, där ström flyter kontinuerligt genom enheten. En pulsspik hänvisar till en stor våg (eller spikström) som flyter genom enheten. När den maximala strömmen under dessa förhållanden har bestämts är det helt enkelt en fråga om att välja en enhet som kan hantera denna maximala ström. Efter val av märkström måste även ledningsförlusten beräknas. I faktiska situationer är MOSFET inte en idealisk enhet eftersom det finns elektrisk energiförlust under ledningsprocessen, vilket kallas ledningsförlust. En MOSFET beter sig som ett variabelt motstånd när den är "på", vilket bestäms av enhetens RDS(ON) och ändras avsevärt med temperaturen. Strömförlusten för enheten kan beräknas med Iload2×RDS(ON). Eftersom på-motståndet ändras med temperaturen kommer effektförlusten också att ändras proportionellt. Ju högre spänning VGS som appliceras på MOSFET, desto mindre kommer RDS(ON) att vara; omvänt, ju högre RDS(ON) blir. För systemdesignern är det här avvägningarna kommer in beroende på systemspänningen. För bärbara konstruktioner är det lättare (och vanligare) att använda lägre spänningar, medan för industriella konstruktioner kan högre spänningar användas. Observera att RDS(ON)-resistansen kommer att stiga något med strömmen. Variationer i olika elektriska parametrar för RDS(ON)-motståndet finns i det tekniska databladet som tillhandahålls av tillverkaren. Tekniken har en betydande inverkan på enhetens egenskaper, eftersom vissa tekniker tenderar att öka RDS(ON) när den maximala VDS ökar. För en sådan teknik, om du avser att minska VDS och RDS(ON), måste du öka chipstorleken, och därmed öka den matchande paketstorleken och relaterade utvecklingskostnader. Det finns flera tekniker i branschen som försöker kontrollera ökningen av chipstorleken, varav de viktigaste är kanal- och laddningsbalanserande teknologier. Inom trench-teknik är ett djupt trench inbäddat i wafern, vanligtvis reserverat för låga spänningar, för att minska på-motståndet RDS(ON). För att minska effekten av maximal VDS på RDS(ON), användes en epitaxiell tillväxtkolonn/etsningskolonnprocess under utvecklingsprocessen. Till exempel har Fairchild Semiconductor utvecklat en teknik som kallas SuperFET som lägger till ytterligare tillverkningssteg för RDS(ON)-reduktion. Detta fokus på RDS(ON) är viktigt eftersom genombrottsspänningen för en standard MOSFET ökar, ökar RDS(ON) exponentiellt och leder till en ökning av formstorleken. SuperFET-processen ändrar det exponentiella förhållandet mellan RDS(ON) och waferstorlek till ett linjärt förhållande. På detta sätt kan SuperFET-enheter uppnå idealisk låg RDS(ON) i små formstorlekar, även med genomslagsspänningar upp till 600V. Resultatet är att waferstorleken kan minskas med upp till 35 %. För slutanvändare innebär detta en betydande minskning av paketstorleken.

Steg tre: Bestäm termiska krav

Nästa steg i valet av en MOSFET är att beräkna systemets termiska krav. Designers måste överväga två olika scenarier, det värsta scenariot och det verkliga scenariot. Det rekommenderas att använda det värsta tänkbara beräkningsresultatet, eftersom detta resultat ger en större säkerhetsmarginal och säkerställer att systemet inte kommer att gå sönder. Det finns också vissa mätdata som behöver uppmärksamhet på MOSFET-databladet; såsom den termiska resistansen mellan halvledarövergången hos den förpackade anordningen och miljön, och den maximala övergångstemperaturen. Anordningens kopplingstemperatur är lika med den maximala omgivningstemperaturen plus produkten av termiskt motstånd och effektförlust (övergångstemperatur = maximal omgivningstemperatur + [termiskt motstånd × effektförlust]). Enligt denna ekvation kan systemets maximala effektförlust lösas, vilket är lika med I2×RDS(ON) per definition. Eftersom konstruktören har bestämt den maximala ström som kommer att passera genom enheten, kan RDS(ON) beräknas vid olika temperaturer. Det är värt att notera att när de arbetar med enkla termiska modeller måste designers också beakta den termiska kapaciteten hos halvledarövergången/enhetshöljet och höljet/miljön; detta kräver att kretskortet och förpackningen inte värms upp omedelbart. Lavinavbrott innebär att backspänningen på halvledarenheten överstiger maxvärdet och bildar ett starkt elektriskt fält för att öka strömmen i enheten. Denna ström kommer att avleda ström, öka enhetens temperatur och eventuellt skada enheten. Halvledarföretag kommer att utföra lavintestning på enheter, beräkna deras lavinspänning eller testa enhetens robusthet. Det finns två metoder för att beräkna den märkta lavinspänningen; en är statistisk metod och den andra är termisk beräkning. Termisk beräkning används ofta eftersom det är mer praktiskt. Många företag har tillhandahållit information om sina enhetstester. Till exempel tillhandahåller Fairchild Semiconductor "Power MOSFET Avalanche Guidelines" (Power MOSFET Avalanche Guidelines - kan laddas ner från Fairchilds webbplats). Förutom datoranvändning har tekniken också ett stort inflytande på lavineffekten. Till exempel ökar en ökning av formstorleken lavinmotstånd och ökar slutligen enhetens robusthet. För slutanvändare innebär det att man använder större paket i systemet.

Steg 4: Bestäm switchens prestanda

Det sista steget i valet av en MOSFET är att bestämma omkopplingsprestandan för MOSFET. Det finns många parametrar som påverkar switchprestanda, men de viktigaste är gate/drain, gate/source och drain/source kapacitans. Dessa kondensatorer skapar omkopplingsförluster i enheten eftersom de laddas varje gång de byter. Omkopplingshastigheten för MOSFET reduceras därför, och enhetens effektivitet reduceras också. För att beräkna de totala förlusterna i en enhet under omkoppling, måste konstruktören beräkna förlusterna under påslagning (Eon) och förlusterna under avstängning (Eoff). Den totala effekten hos MOSFET-omkopplaren kan uttryckas med följande ekvation: Psw=(Eon+Eoff)×växlingsfrekvens. Grindladdningen (Qgd) har störst inverkan på växlingsprestandan. Baserat på vikten av växlingsprestanda utvecklas ständigt nya teknologier för att lösa detta växlingsproblem. Ökande chipstorlek ökar grindens laddning; detta ökar enhetens storlek. För att minska kopplingsförlusterna har nya teknologier som oxidation av kanaltjockbotten dykt upp, som syftar till att minska grindladdningen. Till exempel kan den nya tekniken SuperFET minimera ledningsförluster och förbättra switchprestanda genom att minska RDS(ON) och gate charge (Qg). På detta sätt kan MOSFET:er klara av höghastighetsspänningstransienter (dv/dt) och strömtransienter (di/dt) under omkoppling, och kan till och med fungera pålitligt vid högre switchfrekvenser.


Posttid: 2023-okt-23